1552
بزرگ فکر کنید، بهینه احرا کنید. http://taksuntech.ir طراحی سیستمی آنالوگ، دیجیتال، ZYNQ SoC، FPGA و پردازش ارتباط با ادمین: @Taksun_Tech
هزینه منابع و زمان اجرا کانولوشن (FIR) بیشتر از ضرب در فضای فرکانس هست. اما بردن سیگنال به فضای فرکانس (FFT) هم منابع و زمان میبره.
اگه قرار باشه تعداد کمی فیلتر بخوایم روی یک سیگنال بزنیم از همون FIR استفاده میکنم. اما اگه بخوایم تعداد زیادی فیلتر روی یک سیگنال بزنیم بهتره همون اول ازش FFT بگیریم و بعد از انتقال به فضای فرکانس بجای فیلتر FIR(کانولوشن) فقط ضرب انجام بدیم. در این حالت منابع کمتر و سرعت اجرای بالاتری خواهیم داشت.
این مورد ممکنه در بعضی از سیستم های مخابراتی پیش بیاد و کاربردی هست.
#FIR #FFT
@taksuntec
Taksuntech.ir
https://taksuntech.ir/product/zynq-s9-sbc/
برد آموزشیS9 ZYNQ 7010 تکسان
قیمت حدود ۴ تومان
به همراه مثال و ویدیو های ساخت پروژه
کتابخانه LWIP با PHY شبکه Brodcom
512MB Nand flash
512MB DDR3 32bits
Xc7z010clg400
uSD و uart
@taksuntec
یکی از تنظیمات FFT مربوط به INVERSE هست یعنی FFT معکوس. و به صورت پیشفرض IPCORE FFT تنظیماتش روی INV هست و FFT معکوس میگیره.
اگه سیگنال شما حقیقی هست یعنی قسمت موهومی نداره همون طور که در درس سیگنال سیستم خوندیم FFT و IFFT سیگنال حقیقی یکسانه. و لازم نیست این کانفیگ رو دست بزنین. اما اگه سیگنالتون مختلط هست یعنی I و Q هست حتما مراقب باشین و تنظیمات INV رو بهش توجه کنین.
#FFT
Taksuntech.ir
@Taksuntec
بین ps و pl برای dma ۴ کانال وضعیت (status/event) در نظر گرفته شده که به DMA PS متصل است با کمک این کانال ها PL میتونه درخواست های مختلفی رو به DMA PS بفرسته و حتی طول پکت داده های DMA PS رو کنترل کنه
#XILINX #ZYNQ #FPGA #VIVADO
@taksuntec
Taksuntech.ir
تجریه اولیه از کار با ide جدید .2023.2
انتظار میرفت که استفاده از vscode به جای eclips تحول خوبی در vitis شاهد باشیم اما طبق معمول خیلی از امکانات دیفالت vscode مثه eclipse بسته و محدود شده و فعلا باگ زیادی هم در پورت کردنش اتفاق افتاده.
در تجربه یک روزه با vitits vscode میتونم بگم از یک طرف اینکه hls و کد ها رو میتونی یکجا بنویسی کمی حس بهتر و یکپارچکی بهتری میده اما باگ ها کم نبودن و در مورد دیباگ کردن هم با vscode به مشکل خوردم.
باید دید در دراز مدت ببینیم در ورژن های بعدی چقدر از باگ ها و محدودیت ها کم میشه
ولی واقعا سرعتش نسبت به eclipse خیلی بهتر شده.
اگه کسی در محیط ویدوز دیباگ روی vscode انجام داده لطفا به من پیام بده
@taksuntec
پشت صحنه کلیپ ها
بعضی وقتا جاهایی که میریم مسیر بز رو هست و چندین ساعت کوهنوردی میخواد
موقع فیلم گرفتن که دیکه وقتی تنهایی بزرگترین معضل نگه داشتن دوربین یا آویزون کردنش از درختی چیزیه
اما خلاصه جاتون خالی توی این فصل از نظر من کلا سر کار نرین بزنین به دل جنگل
😂😂😂
@taksuntec
دوره پیشرفته Linux
در این دوره تمرکز بر ساخت لینوکس برای تمامی برد ها و همچنین ارتباط بین pl و ps و درایور نویسی است
اطلاعات بیشتر و ثبت‌نام در سایت آرتمیس کاریا
https://artemiskaria.ir/linux/
@taksuntec
Taksuntech.ir
در قسمت PS در ZYNQ یک DMA قرار دارد که کنترلر است باید برای آن با اسمبلی کد نوشت. کدنویسیش سخته اما بسیار پیشرفته و کاربردی هست
در دوره ZYNQ پیشرفته با این واحد کار میکنیم
#ZYNQ #DMA
@taksuntec
taksuntech.ir
سلام.
دوستان ممنون میشم از طرف بنده (القاصی یا تکسان) با شرکت رهپویان علم و صنعت آوا تماس نگیرین و من رو به عنوان معرف معرفی نکنین
اهمیت hls
یادگرفتن hls حتی دید پیاده سازی hdl شما هم عوض میکنه
زبانHLS بزای تمامی FPGA هست و قدرت و کیفیت پیاده سازیش هم فوق‌العاده بالاست. با HLS چند لول به جلو حرکت میکنین
Taksuntech.ir
@taksuntec
نسخه جدید نرم افزارهای زایلینکس VITIS 2023.2 اخیرا ریلیز شده است. در این نسخه ، IDE مرتبط با VITIS تغییراتی داشته و به VScode کوچ کرده است و حالا برپایه ی VSCode است. آدام تیلور در پست زیر با یک پروژه ساده این تغییرات را نشان داده است :
https://www.adiuvoengineering.com/post/microzed-chronicles-introducing-vitis-unified-ide
@Taksuntec
بچه های کلاس کاملا این حال ما رو درک میکنن. 😂😂😂
@taksuntec
نسل جدید بردهای رزبری پای معرفی شد.
ویدیوی آنباکسینگ رزبری پای5 به همراه جزییات و قابلیت ها. گفته می شود این نسل نسبت به نسل پیشین خود 2 تا 3 برابر سریعتر است
@Taksuntec
اگر کسی از این چیپ سویچینگ یک دونه داره لطفا به آی دی @Taksun_Tech اطلاع بدین.
MPM54304GMN-0001
ویدیو معرفی برد آموزشی تکسان ZYNQ SBC S9
لینک فروش و توضیحات
https://taksuntech.ir/product/zynq-s9-sbc/
دوره های جدید های کلاس هاید ZYNQ، HLS، ZYNQ پیشرفته و LINUX از هفته دیگه شنبه شروع میشه.
اکه دوست دارین شرکت کنین زودتر ثبت نام کنین
https://taksuntech.ir/courses/fpga-course/
قلب VITIS تبدیل شده به HLS و میتونم بگم یادگیری HLS در تمامی قسمت های XILINX ضروری هست.
کتابخانه های ML، بینایی ماشین ، کرنل های FPGA و ..... همه گی پایه و اساسشون HLS هست
@Taksuntec
@taksuntech.ir
کانکتور لن صنعتی _نظامی با کیفیت با قیمت مناسب موجود میباشد
Читать полностью…
رابطی به اسم cpuevent در zynq وجود داره که ارتباط مستقیم cpu رو با pl فراهم میکنه. این رابط بر اساس status و event میتونه ارتباط سریع و جالبی بین pl و cpu برقرار کنه
وقتی این رابط رو با DMA و ACP ترکیب میکنین نتایج بدست میاد
@taksuntec
Taksuntech.ir
اتصال DMA PS در ZYNQ به ابزار های جانبی دیگه خیلی کار راحتی نیست و کد نویسیش سخته.
بیشتر کاربردش برای Mem to mem هست
در کلاس zynq پیشرفته در مورد این پریفرال و امکاناتش صحبت میکنیم
@taksuntec
Taksuntech.ir
یکی از مباحث خیلی مهم در ZYNQ پیشرفته عوض کردن برنامه ZYNQ هست.
با روش های مختلف هم کل برنامه ZYNQ و عوض میکنیم هم فقط بیت استریم.
حتی تحت شبکه و اینترنت
دوتا بوت هم درست میکنیم که هم ضریب اطمینان بالا بره هم بشه برد و آپدیت کرد
Taksuntech.ir
@taksuntec
دوره LINUX به دلیل حجم مطالب زیاد و نکات زیادش هم ساعتش زیاد شد هم جز دوره های پیشرفته قرار گرفت
#XILINX #LINUX #petalinux
@taksuntec
Taksuntech.ir
رابطه pipeline در hls و نیسان آبی
نرم افزار hls با کیفیت بسیار بالا و بهینه منطبق بر چیپ و سرعت و کلاک معمولا pipeline های با کیفیتی ارائه میده.
@taksuntec
#hls #pipeline
*
زایلینکس هسته ی نرم میکروبلیزر مبتنی بر RISC-V را معرفی کرد:
The AMD MicroBlaze™ V processor is a soft-core RISC-V processor IP for AMD adaptive SoCs and FPGAs. The MicroBlaze V processor is based on a 32-bit RISC-V instruction set architecture (ISA). It allows developers to leverage the open-source RISC-V software ecosystem, is hardware compatible with the classic MicroBlaze processor, and is fully integrated in the Vivado™ and Vitis™ tools design flow. The MicroBlaze V processor is designed to be highly modular with a configurable architecture suitable for embedded systems applications.
Developers can target the MicroBlaze V processor to any AMD adaptive SoC or FPGA device supported by the Vivado Design Suite at no extra cost.
https://www.xilinx.com/products/design-tools/microblaze-v.html
اطلاعات بیشتر:
https://twitter.com/jangray/status/1720289933888479268
@Taksuntec
پست آموزشی اجرای الگوریتم YOLO بوسیله ی FPGA Kria KV260 و VITIS AI :
Yolov3 Pytorch Quantization, Compilation, and Inference
Tutorial on Quantizing Yolov3 Pytorch, Compiling it and running inference on Kria KV260 or MPSoC Board with Vitis AI 3.0.
https://www.hackster.io/LogicTronix/yolov3-pytorch-quantization-compilation-and-inference-8ce23c
@Taksuntec
ویدیوی رسمی معرفی رزبری 5 از کانال یوتبوب رزبری پای
https://www.youtube.com/watch?v=oo5wb4LDWW4
@Taksuntec
سومین مسابقه ساخت تراشه به وسیله ی هوش مصنوعی :
Visit https://efabless.com/ai to start your AI generated project.
Ready to design your chip using generative AI in less than three weeks.
Join our third AI generated open source chip design contest, and be at the forefront of innovation.
Collaborate with a vibrant community of developers and designers who harness the power of generative AI to define design and verify chips.
Learn and advance novel methods per chip definition, design and verification.
The top three winning designs will be manufactured by you Efabless.
Visit efabless.com/ai to start your AI generated project.
https://www.youtube.com/watch?v=e2AWqYbMr2U
@Taksuntec
ثبت نام مجموعه وبینارهای آموزشی شرکت AMD Xilinx برای استفاده از VITIS :
1- Starting AI Engine Development with the Vitis Software Platform
2- Signal Processing on AI Engine Using Vitis DSP Libraries and Vitis
3- AI Engine Test Harness and Versal System Integration
https://webinar.amd.com/2023-Vitis-Developer-Series/en
@Taksuntec
